

**PROCESSO 2025/22891-1 1º RELATÓRIO
CIENTÍFICO PERÍODO 01/11/2025 a 30/06/2026**

**Sistema de identificação da presença de supraharmônicos em redes e cargas
elétricas**

Beneficiário: Gabriel Canela

Orientador Responsável: Dr. José Antenor Pomilio

1. Resumo.....	2
2. Introdução.....	3
3. Fundamentação Teórica.....	4
3.1. Supraharmônicos e Qualidade da Energia Elétrica (QEE).....	4
3.2. Arquitetura do Microcomputador Industrial (BeagleBone Black).....	5
3.3. Unidades de Tempo Real Programáveis (PRU-ICSS).....	6
4. Desenvolvimento do Sistema de Aquisição (Hardware).....	7
4.1. Análise e Seleção das Sondas de Tensão e Corrente.....	7
4.2. Caracterização e Engenharia Reversa da PCB de Aquisição (ADC ADS8688).....	7
4.3. Desafios Físicos: Discrepâncias de Datasheet e Adequação de Alimentação.....	9
5. Desenvolvimento do Software Embarcado (Firmware).....	10
5.1. Atualização do Sistema Operacional e Impactos na Arquitetura.....	10
5.2. Configuração de Device Tree e Liberação de Terminais para Comunicação SPI....	10
5.3. Programação das PRUs em Linguagem C para Aquisição de Dados.....	11
5.4. Gerenciamento de Memória Compartilhada e Armazenamento Persistente.....	12
6. Resultados Parciais: Ensaios e Validação.....	13
6.1. Metodologia de Medição (Rede Simulada e Rede Real).....	14
6.2. Análise de Desempenho da Frequência de Amostragem.....	15
6.3. Avaliação no Domínio da Frequência (FFT) e Identificação de Limites Atuais.....	16
7. Plano de Atividades para o Próximo Período.....	17
7.1. Refatoração do Firmware da PRU para Linguagem Assembly.....	17
7.2. Otimização do Condicionamento Analógico e Remoção de Filtros.....	17
7.3. Correção Dinâmica da Taxa de Amostragem.....	17
8. Conclusões Parciais.....	18
9. Referências Bibliográficas.....	20

1. Resumo

O presente relatório parcial descreve o desenvolvimento e a validação inicial de um sistema embarcado de aquisição de dados destinado à identificação de supraharmônicos em redes elétricas. O instrumento baseia-se em um microcomputador industrial BeagleBone Black acoplado a uma placa de aquisição contendo um conversor analógico-digital (ADC) ADS8688 de 16 bits de resolução. Nos primeiros meses de pesquisa, os esforços concentraram-se na engenharia reversa do circuito físico legado e na migração do sistema operacional para o Kernel Linux 4.19. O firmware de controle de baixo nível foi inteiramente reestruturado: a Unidade de Tempo Real Programável (PRU) foi programada em linguagem C para gerenciar o protocolo SPI, solucionando conflitos estruturais de pinmuxing com a interface de vídeo HDMI nativa.

Os ensaios práticos, analisados no domínio da frequência por meio da Transformada Rápida de Fourier (FFT), atestaram que a arquitetura temporal e de memória compartilhada desenvolvida garante uma amostragem determinística e estável até a taxa de 102.4 kSPS. Este limite operacional comprovado já viabiliza a observação íntegra de espectros até 51.2 kHz, operando livre de artefatos. Em contrapartida, os testes revelaram que taxas de amostragem superiores (150 kHz e 200 kHz) sofrem degradação por perda de pacotes, um gargalo metrológico imposto pela carga computacional adicional (overhead) da linguagem C e por impedâncias parasitas no circuito físico. Para contornar essas limitações de hardware e software e atingir a meta estipulada de 512 kSPS, as próximas fases do projeto terão foco na refatoração de rotinas críticas para linguagem Assembly, na readequação da filtragem analógica e na Correção Dinâmica da Taxa de Amostragem.

2. Introdução

A modernização das redes elétricas e a crescente integração de fontes renováveis impulsionaram a presença de conversores eletrônicos de potência (CEPs) nos sistemas de distribuição [1]. Essa massiva penetração altera o perfil da Qualidade da Energia Elétrica (QEE), introduzindo os chamados "supraharmônicos", componentes espectrais de alta frequência, tipicamente na faixa de 2 kHz a 150 kHz, oriundos do chaveamento dos CEPs [3]. Tais perturbações não possuem conexão síncrona direta com a frequência fundamental da rede e podem excitar ressonâncias no barramento, causando degradação das formas de onda e aquecimento de componentes.

A quantificação dessas perturbações expõe limitações estruturais nos Analisadores de Qualidade de Energia (PQAs) comerciais, que são pautados por normativas como a IEC 61000-4-30 e IEC 61000-4-7 [4, 5]. Para evitar o fenômeno de aliasing durante a amostragem, esses equipamentos utilizam filtros analógicos passa-baixa que atenuam drasticamente o espectro acima de 3 kHz a 9 kHz, mascarando as emissões de alta frequência [6]. Assim, torna-se essencial o desenvolvimento de instrumentos dedicados para diagnosticar a presença significativa de supraharmônicos antes de campanhas de medição em campo.

Este projeto de Iniciação Científica tem como foco o desenvolvimento do hardware e do firmware de baixo nível para um sistema de aquisição capaz de registrar essas perturbações. O núcleo de processamento baseia-se num microcomputador industrial BeagleBone Black, operando em conjunto com uma placa de circuito impresso (PCB) de aquisição projetada internamente. Essa placa é equipada com um conversor analógico-digital (ADC) ADS8688, que fornece 16 bits de resolução para medições em uma faixa de ± 10.24 V.

O presente relatório parcial descreve os avanços e obstáculos superados nos primeiros meses de pesquisa. As atividades englobam a caracterização física das sondas de tensão e corrente e a engenharia reversa da PCB, a qual apresentou discrepâncias de projeto em relação ao seu dataheet original (especialmente nos valores de componentes soldados e na lógica de alimentação). No âmbito do software, a defasagem do sistema operacional legado exigiu a atualização para o Kernel Linux 4.19. Isso resultou na necessidade de reconfiguração completa da Device Tree para o controle apropriado dos terminais e liberação da comunicação SPI.

Para viabilizar uma rápida prototipagem e testar a comunicação entre os componentes, a programação inicial das Unidades de Tempo Real Programáveis (PRU) foi escrita em linguagem C, garantindo o fluxo de dados para a memória compartilhada e o acesso via SSH. Esta decisão visou garantir agilidade na validação do sistema, mantendo-se o planejamento de reescrever trechos críticos em linguagem Assembly futuramente para assegurar eficiência máxima.

Por fim, o documento expõe os resultados preliminares obtidos em medições de redes reais e simuladas. A análise no domínio da frequência via Transformada Rápida de Fourier (FFT) demonstrou a integridade dos dados para taxas de amostragem de até 100 kSPS. Este limite, impulsionado temporariamente pelo gargalo de eficiência do software,

estabelece a base para os próximos aprimoramentos de código e interconexão física, que visam alcançar a meta operacional de 1024 kSPS.

3. Fundamentação Teórica

3.1. Supraharmônicos e Qualidade da Energia Elétrica (QEE)

A transição para matrizes energéticas mais sustentáveis e a modernização das infraestruturas elétricas, como a implantação de microrredes inteligentes, baseiam-se na alta penetração de fontes renováveis e sistemas de armazenamento [1]. A integração destes elementos à rede é intermediada majoritariamente por Conversores Eletrônicos de Potência (CEPs). Embora essenciais para o controle do fluxo de energia, a arquitetura de chaveamento em alta frequência dos dispositivos semicondutores presentes nesses conversores introduz uma nova categoria de distorção na Qualidade da Energia Elétrica (QEE): os supraharmônicos.

Os supraharmônicos são definidos como componentes espectrais de alta frequência, situados tipicamente na faixa de 2 kHz a 150 kHz [3]. Diferentemente dos harmônicos clássicos, essas componentes não possuem uma correlação harmônica direta ou síncrona com a frequência fundamental da rede elétrica, sendo estritamente dependentes das características construtivas, das estratégias de modulação e das frequências de comutação dos CEPs. A presença dessas perturbações pode ser drasticamente ampliada em cenários de ressonância do barramento, resultando em severa degradação das formas de onda de tensão e corrente, além de causar interferência eletromagnética em protocolos de comunicação [3].

O principal desafio científico e tecnológico inerente aos supraharmônicos reside na atual incapacidade dos Analisadores de Qualidade de Energia (PQAs) comerciais em quantificá-los de maneira confiável. Os instrumentos convencionais de medição de QEE são regidos por padrões normativos rigorosos, em especial as normas IEC 61000-4-30 e IEC 61000-4-7 [4, 5]. Estas normativas exigem que a avaliação seja feita através de janelas de integração contínuas e sem lacunas (gapless), correspondentes a exatamente 12 ciclos da rede, o que equivale a aproximadamente 200 ms para sistemas operando em 60 Hz.

No entanto, o processamento digital de sinais nesses instrumentos comerciais enfrenta uma limitação estrutural ao lidar com a alta frequência. Para respeitar o Teorema da Amostragem de Nyquist e evitar o fenômeno de rebatimento espectral (aliasing), os equipamentos impõem filtros analógicos passa-baixa (anti-aliasing) severos antes do conversor analógico-digital (ADC) [6]. A aplicação desses filtros, embora garanta a precisão na medição da banda base, atenua drasticamente o espectro de frequências acima de 3 kHz a 9 kHz, efetivamente mascarando as emissões geradas pela comutação dos CEPs.

Por outro lado, caso os filtros anti-aliasing sejam desabilitados sem o suporte de uma taxa de amostragem suficientemente elevada, ocorre a subamostragem dos sinais de alta frequência. Este rebatimento espectral provoca a indicação errônea de harmônicos e inter-harmônicos nas frequências mais baixas durante o cálculo da Transformada Rápida de Fourier (FFT), corrompendo os indicadores de QEE e reportando parâmetros matematicamente inválidos [6].

Desta forma, fica evidente a necessidade metodológica de desenvolver sistemas de instrumentação avançados capazes de operar com taxas de amostragem significativamente elevadas. Isso permite auditar e registrar o conteúdo supraharmônico com a resolução adequada e sem os comprometimentos impostos pelas topologias clássicas de medição, justificando o desenvolvimento da arquitetura de hardware e firmware proposta nesta pesquisa.

3.2. Arquitetura do Microcomputador Industrial (BeagleBone Black)

A plataforma central de processamento escolhida para o desenvolvimento do sistema de medição é o microcomputador industrial BeagleBone Black (BBB). Trata-se de um hardware de código aberto fundamentado no System on Chip (SoC) AM3358, desenvolvido pela Texas Instruments [7]. A escolha desta plataforma para instrumentação voltada à Qualidade da Energia Elétrica (QEE) justifica-se pelo seu baixo custo, robustez operacional e, principalmente, por sua arquitetura heterogênea que combina processamento de propósito geral com núcleos dedicados ao determinismo temporal.

O núcleo principal do SoC AM3358 é um microprocessador ARM Cortex-A8 operando a uma frequência de 1 GHz. No contexto deste projeto, este processador é responsável por hospedar o sistema operacional Linux (migrado para a versão de Kernel 4.19), gerenciar a pilha de rede e controlar o sistema de arquivos na memória eMMC interna de 4 GB [7]. É esta camada de alto nível que permite a extração dos dados armazenados de forma remota via protocolo SSH, viabilizando o pós-processamento, como a aplicação da Transformada Rápida de Fourier (FFT), fundamental para a análise espectral discutida anteriormente [6].

Apesar da capacidade de processamento do núcleo ARM, sistemas operacionais de propósito geral como o Linux padrão não são estritamente determinísticos. Em operações de aquisição de sinais que exigem taxas de amostragem na ordem de centenas de quilohertz, necessárias para a detecção de supraharmônicos, a latência do sistema operacional introduziria jitter inaceitável, comprometendo a integridade da conversão analógico-digital.

Para contornar esta limitação arquitetural, a BeagleBone Black conta com um diferencial crítico em relação a outros microcomputadores de placa única: a integração do subsistema PRU-ICSS (Programmable Real-Time Unit Subsystem and Industrial Communication Subsystem). Este módulo atua de maneira independente do processador principal e possui acesso direto aos pinos de entrada e saída (I/O), permitindo o acionamento preciso de periféricos de comunicação, como o barramento SPI utilizado para ler os dados do conversor analógico-digital (ADC) da placa de aquisição [7]. A divisão arquitetural entre o núcleo ARM Cortex-A8 (para armazenamento e comunicação em alto nível) e as PRUs (para a aquisição de alta velocidade em tempo real) é o que viabiliza a construção de um instrumento capaz de mensurar perturbações de alta frequência sem gargalos de hardware.

3.3. Unidades de Tempo Real Programáveis (PRU-ICSS)

O subsistema PRU-ICSS (Programmable Real-Time Unit Subsystem and Industrial Communication Subsystem) é uma extensão arquitetural nativa contida no SoC AM3358 da BeagleBone Black. Este módulo é composto por dois microcontroladores RISC de 32 bits que operam a uma frequência de 200 MHz, executando suas instruções de forma totalmente independente do processador ARM Cortex-A8 principal [8]. A função primordial deste subsistema é fornecer capacidade de processamento determinístico e de baixíssima latência, características que são inerentemente incompatíveis com sistemas operacionais de propósito geral, como o Linux, devido à natureza preemptiva e às interrupções de seu escalonador de tarefas [7, 8].

Em aplicações críticas de instrumentação, como a quantificação de supraharmônicos, a aquisição analógico-digital de dados exige uma temporização estrita e inflexível. Qualquer flutuação ou atraso no tempo de amostragem dos dados (jitter) introduz distorções não lineares no sinal digitalizado, o que corrompe severamente a posterior análise no domínio da frequência (FFT), gerando falsos componentes espectrais [6]. As PRUs solucionam esta barreira arquitetural ao possuírem acesso direto e desimpedido aos pinos de entrada e saída (I/O) do microcomputador. Operando com um conjunto de instruções onde a grande maioria é executada em um único ciclo de máquina (5 nanossegundos por instrução a 200 MHz), as PRUs garantem o determinismo temporal absoluto necessário para implementar protocolos de comunicação síncronos e de alta velocidade, como o SPI (Serial Peripheral Interface) exigido pelo ADC [8].

Além da capacidade de processamento isolado, o PRU-ICSS é dotado de um mapa de memória próprio que viabiliza a troca de informações com o sistema operacional. O módulo inclui blocos de RAM de dados dedicados para cada PRU (RAM0 e RAM1) e uma RAM compartilhada (Shared RAM), a qual possui mapeamento direto no barramento de memória global do SoC [8]. Esta arquitetura de memória compartilhada atua como uma ponte de comunicação assíncrona altamente eficiente. No contexto deste instrumento de medição, a PRU pode gerenciar ininterruptamente o barramento SPI e depositar as amostras coletadas na Shared RAM. Simultaneamente, o processador ARM, operando sob o Linux, acessa essa memória para coletar, pós-processar e persistir os dados na memória interna da BeagleBone, sem que isso cause qualquer interrupção na taxa de amostragem do hardware [7].

Historicamente, para assegurar o controle em nível de ciclo de máquina e extrair a máxima eficiência temporal, o código embarcado nas PRUs era desenvolvido estritamente em linguagem Assembly. Contudo, a evolução do suporte oficial de software introduziu compiladores C nativos para o ambiente PRU [8]. A utilização da linguagem C permite um rápido desenvolvimento e validação dos protótipos de integração de hardware, fundamental para a fase inicial de engenharia reversa e testes do firmware abordada neste projeto, mantendo aberta a possibilidade de refatoração de trechos críticos de execução para Assembly nas etapas futuras, assegurando a otimização extrema necessária para atingir taxas de amostragem na ordem dos megahertz.

4. Desenvolvimento do Sistema de Aquisição (Hardware)

4.1. Análise e Seleção das Sondas de Tensão e Corrente

A medição precisa de grandezas elétricas em regimes de alta frequência exige uma escolha criteriosa dos elementos de transdução, uma vez que a linearidade e a resposta em frequência das sondas delimitam a confiabilidade de todo o sistema de aquisição. No escopo deste projeto, a infraestrutura para a captura dos sinais de corrente e tensão foi estruturada de modo a conciliar a viabilidade prática dos ensaios iniciais com o planejamento de futuras expansões voltadas à máxima fidelidade espectral.

Para a aquisição dos sinais de corrente, o sistema utiliza o sensor SCT-013, um transformador de corrente (TC) de núcleo partido [9]. Essa sonda foi integrada ao projeto por estar previamente disponível no laboratório, tendo sido validada em sistemas de instrumentação pregressos, o que assegurou uma linha de partida estável e a certeza de compatibilidade elétrica com o circuito de condicionamento existente. Sob a ótica da medição de supraharmônicos (2 kHz a 150 kHz), transdutores baseados em efeito Hall, como o LEM LA 55-P, ou Bobinas de Rogowski costumam ser apontados como soluções superiores devido à sua ampla banda passante, ausência de saturação magnética e resposta linear em altas frequências [3, 10]. Contudo, a manutenção do modelo SCT-013 nesta fase parcial cumpre a função de estabelecer o perfeito funcionamento lógico-estrutural do medidor, operando como um referencial técnico para as substituições planejadas.

Em contrapartida, a detecção da grandeza de tensão é realizada, temporariamente, por meio de uma conexão física direta interligada ao barramento sob ensaio. Na placa de circuito impresso (PCB) de aquisição, esse sinal é encaminhado diretamente a um estágio de atenuação composto por um divisor resistivo, dimensionado para compatibilizar os níveis de tensão da rede com a faixa dinâmica de entrada suportada pelo conversor analógico-digital (ADC).

Atualmente, o canal analógico conta com um filtro passivo RC passa-baixa de primeira ordem, configurado com uma frequência de corte F_c de 3,5 kHz. A presença desse filtro analógico atua na atenuação de ruídos de alta frequência e serve como uma proteção primária contra o fenômeno de rebatimento espectral (aliasing) na banda base [6]. No entanto, considerando que o objetivo central do instrumento é mapear supraharmônicos que se estendem consideravelmente acima desse limite [3], a atenuação imposta por essa frequência de corte de 3,5 kHz restringe o desempenho metrológico do sistema. Diante disso, a remoção física desse estágio de filtragem RC está programada para as próximas etapas de otimização do hardware, permitindo a livre passagem das componentes harmônicas de alta frequência até o estágio de digitalização do ADC de 16 bits.

4.2. Caracterização e Engenharia Reversa da PCB de Aquisição (ADC ADS8688)

A placa de aquisição constitui o estágio fundamental de interfaceamento entre o sistema elétrico sob ensaio e o processamento digital da BeagleBone Black. O sinal de tensão aferido é inicialmente submetido a um circuito de condicionamento analógico integrado à placa, composto por um divisor resistivo para adequação da amplitude dinâmica, seguido

por um filtro passivo RC de primeira ordem. O núcleo de digitalização deste circuito é o conversor analógico-digital (ADC) ADS8688 [11], responsável por quantizar os sinais com 16 bits de resolução.

No que tange à topologia de alimentação e segurança galvânica, a PCB de aquisição foi projetada com um sistema robusto de isolamento. Embora a energia primária seja extraída diretamente do terminal de 5 V da BeagleBone Black, a placa utiliza um circuito conversor DC-DC isolado para criar uma nova rede de 5 V totalmente segregada da referência da placa microcontroladora. Esta malha isolada é responsável por alimentar de forma limpa o chip ADC e o estágio secundário de um isolador digital de comunicação. Este isolador cumpre uma dupla função crítica: além de proteger fisicamente a BeagleBone contra eventuais surtos transitórios advindos da rede elétrica, ele atua como um tradutor de nível lógico (level shifter), compatibilizando os sinais do protocolo SPI de 3,3 V (padrão da arquitetura ARM da placa) para os 5 V exigidos pelo ADS8688 [7, 11].

Dado que a PCB analisada é um legado de projetos anteriores do laboratório e carecia de documentação atualizada, fez-se necessária a execução de um processo minucioso de engenharia reversa para garantir a excelência técnica da instrumentação. Através de aferições empíricas utilizando multímetro e osciloscópio, realizou-se o mapeamento componente a componente da placa. Esta inspeção detalhada revelou discrepâncias significativas entre o circuito físico e o diagrama esquemático (datasheet do projeto antigo) disponível. Constatou-se a presença de conexões físicas diretas (jumpers soldados) não documentadas, bem como a alteração substancial nos valores nominais de quase todos os componentes passivos soldados em relação ao projeto original.

Durante a fase de testes de integração, estas discrepâncias físicas resultaram no primeiro grande obstáculo técnico da pesquisa: a instabilidade severa na comunicação via protocolo SPI. O diagnóstico inicial com o osciloscópio demonstrou que as trilhas de comunicação falhavam na comutação (clock e dados), apresentando estados lógicos flutuantes ou travados (fixos em nível alto ou baixo). Em um primeiro momento, este erro foi atribuído ao mau contato mecânico gerado pelos jumpers improvisados instalados na placa.

Contudo, mesmo após a substituição e o refazimento das soldas defeituosas, os erros de transmissão de pacotes SPI persistiram de forma intermitente. O aprofundamento da investigação revelou que a raiz do problema não residia exclusivamente no hardware da PCB, mas sim na arquitetura de multiplexação de pinos (pinmuxing) da própria BeagleBone Black. Descobriu-se que os terminais físicos utilizados para o barramento SPI compartilhavam suas vias internas com o processador gráfico responsável pela saída de vídeo HDMI (HDMI framer) [7]. Devido a este conflito arquitetural, o sistema operacional estava requisitando o uso dos pinos para a interface de vídeo, impedindo que o canal SPI operasse de forma dedicada e contínua para o código de aquisição. A solução deste conflito de hardware/software tornou-se o ponto de partida para as modificações no sistema operacional e nas configurações de Device Tree, detalhadas na seção de firmware deste relatório.

4.3. Desafios Físicos: Discrepâncias de Datasheet e Adequação de Alimentação

Durante a fase de integração física entre o microcomputador industrial BeagleBone Black e a PCB de aquisição, uma série de desafios de hardware demandou intervenções minuciosas para garantir a operabilidade do sistema. Como a placa de aquisição é oriunda de uma pesquisa laboratorial anterior, a documentação técnica legada (diagrama esquemático e roteiro original) não refletia com fidelidade o estado atual da montagem física do circuito, exigindo um rigoroso processo de depuração e engenharia reversa.

A caracterização empírica, conduzida etapa por etapa com o auxílio de instrumentos de bancada (multímetro e osciloscópio), evidenciou divergências estruturais críticas. Constatou-se a presença de diversas conexões físicas diretas (jumpers) soldadas na face da placa, as quais contornavam o roteamento original das trilhas de cobre e não constavam no projeto documentado. Somado a isso, a inspeção revelou que a maior parte dos componentes passivos, essenciais para o dimensionamento do divisor de tensão e do filtro RC, possuía valores nominais divergentes daqueles especificados no esquemático.

O mapeamento detalhado dessas modificações físicas foi imprescindível não apenas para compreender a real função de transferência do circuito analógico, mas também para mitigar falhas mecânicas. Nos estágios iniciais, o mau contato provocado por esses jumpers inseriu ruídos e causou instabilidades elétricas que mascaravam os verdadeiros problemas de roteamento lógico da comunicação SPI, atrasando o diagnóstico do barramento de dados.

Outro obstáculo prático fundamental solucionado nesta etapa relacionou-se à arquitetura de alimentação do conjunto. Durante os testes preliminares de comissionamento, observou-se que a PCB de aquisição não recebia energia, impossibilitando a operação do conversor DC-DC isolado e, conseqüentemente, desligando o ADC e o isolador de comunicação. A análise paralela do circuito da PCB e da infraestrutura de hardware do microcomputador elucidou uma restrição de projeto inerente à BeagleBone Black [7].

O circuito de alimentação da placa de aquisição foi desenhado para drenar energia a partir dos pinos dedicados ao barramento de 5 V no cabeçalho de expansão (headers) da BeagleBone. Contudo, conforme documentado no manual de referência da placa principal, o terminal específico designado como VDD_5V só é comutado e energizado quando o microcomputador é alimentado diretamente pelo conector cilíndrico externo (barrel jack de 5 V DC) [7]. Quando a BeagleBone é energizada apenas via interface USB, uma prática comum durante o desenvolvimento e programação, o barramento de 5 V da expansão permanece inativo para proteger as portas do computador host. A identificação e a adequação a este requisito rigoroso de hardware foram estritamente necessárias para restabelecer a geração da malha isolada de 5 V na PCB, viabilizando o funcionamento contínuo do estágio de conversão analógico-digital.

5. Desenvolvimento do Software Embarcado (Firmware)

5.1. Atualização do Sistema Operacional e Impactos na Arquitetura

O desenvolvimento da camada de software deste projeto demandou uma reestruturação arquitetural profunda em relação à base de código legada encontrada no laboratório. O microcomputador BeagleBone Black utilizado nas pesquisas anteriores operava com a distribuição Debian Jessie, fundamentada no Kernel Linux versão 3.8.13-bone70. Devido à defasagem tecnológica de aproximadamente uma década, este ecossistema operacional apresentava limitações severas de compatibilidade, segurança e suporte a drivers modernos, tornando tecnicamente imperativa a migração para uma versão contemporânea do sistema, estabelecendo-se o uso do Kernel Linux 4.19.94-ti-r42.

A transição entre estas versões do núcleo do sistema operacional não consistiu em uma mera atualização de pacotes, resultando em impactos diretos e significativos na arquitetura de controle de periféricos. A mudança mais drástica ocorreu no gerenciamento do subsistema PRU-ICSS (Programmable Real-Time Unit Subsystem) e na forma como o processador principal ARM Cortex-A8 interage com as malhas de controle de baixo nível. Nas ramificações antigas do Kernel 3.x, o controle das PRUs e o acesso aos registradores físicos eram frequentemente geridos por frameworks permissivos de espaço de usuário (como o UIO - Userspace I/O). No Kernel 4.19, a infraestrutura padrão migrou para paradigmas mais rígidos e seguros, suportados pelos frameworks remoteproc (Remote Processor) e rpmsg, o que alterou drasticamente a compilação, a alocação de memória e a inicialização dos firmwares secundários.

Como consequência direta dessa evolução do sistema operacional, os scripts de programação originais do projeto anterior, desenvolvidos integralmente em linguagem Assembly e altamente acoplados à arquitetura do Kernel 3.8, tornaram-se obsoletos e funcionalmente incompatíveis. Em vez de despendar recursos na tentativa de remendar um código legado, optou-se pela reprogramação integral do microcomputador.

Esta abordagem visou garantir a estabilidade em tempo real do sistema de aquisição. A reestruturação exigiu um esforço considerável para reconfigurar a BeagleBone de maneira apropriada, especialmente no que tange à liberação e ao controle estrito dos terminais de I/O necessários para a comunicação com a placa de aquisição. Contudo, essa modernização garantiu uma fundação de software robusta, eliminando os gargalos lógicos do sistema antigo e preparando o terreno para a implementação de protocolos de aquisição de alta frequência altamente customizados.

5.2. Configuração de Device Tree e Liberação de Terminais para Comunicação SPI

A arquitetura do System on Chip (SoC) AM3358, núcleo central da BeagleBone Black, emprega uma matriz de multiplexação de pinos (pinmuxing), mecanismo que permite o mapeamento de múltiplas funções periféricas internas para os mesmos terminais físicos dispostos nos cabeçalhos de expansão da placa [7]. Com a adoção do Kernel Linux 4.19, a

governança dessa alocação de recursos de hardware passou a ser estritamente gerenciada pela Device Tree, uma estrutura hierárquica de dados lida durante o processo de boot que descreve a topologia dos componentes para o sistema operacional.

Durante os testes iniciais de integração lógico-física para estabelecer a comunicação com a placa de aquisição, diagnosticou-se uma severa instabilidade na transmissão de dados. A análise do barramento SPI via osciloscópio revelou falhas críticas no chaveamento das trilhas: as linhas não comutavam de forma íntegra e frequentemente permaneciam travadas em níveis lógicos fixos (baixo ou alto). Após descartar de forma definitiva a hipótese de mau contato físico, problema mitigado anteriormente durante a engenharia reversa e ressolda da PCB, a persistência do erro indicou um conflito sistêmico no roteamento das portas de I/O.

O aprofundamento do diagnóstico revelou que os terminais físicos requisitados para alocar as portas da Unidade de Tempo Real Programável (PRU), destinadas à simulação do barramento SPI, compartilhavam suas vias elétricas internas com o processador responsável pela saída de vídeo HDMI (HDMI framer) nativo do microcomputador [7]. Por padrão, a Device Tree original do sistema operacional reservava o controle absoluto dessas vias para a interface gráfica e seus subsistemas de áudio associados. Consequentemente, ocorria uma colisão de hardware (concorrência de pinos) sempre que o código de aquisição tentava modular os sinais em direção ao conversor analógico-digital (ADC).

Para solucionar este obstáculo estrutural e viabilizar um canal de comunicação limpo, foi indispensável intervir na camada de inicialização do microcomputador. O procedimento consistiu na edição das configurações de boot para aplicação de Device Tree Overlays (DTOs) específicos, cujo objetivo principal foi a desativação forçada do nó de hardware correspondente ao controlador HDMI.

Concomitantemente à desabilitação da interface de vídeo, os registradores de multiplexação foram reescritos via sistema operacional para mapear os terminais de interesse de forma dedicada ao "Modo PRU" (tipicamente os modos 5 ou 6 do pinmuxing do AM3358). Esta intervenção estrutural foi uma etapa fundamental na fase de firmware, pois garantiu o controle direto e exclusivo dos terminais, resolvendo definitivamente as falhas de roteamento e preparando o terreno de hardware para a implementação do protocolo SPI de alta velocidade gerado pelo microcontrolador.

5.3. Programação das PRUs em Linguagem C para Aquisição de Dados

A substituição do sistema operacional legado pelo Kernel 4.19 exigiu a completa reestruturação do código de controle do subsistema PRU-ICSS. Nas iterações originais do laboratório, a aquisição era realizada por rotinas desenvolvidas em Assembly. Contudo, visando agilizar o processo de reengenharia e facilitar a prototipagem inicial sem sacrificar o determinismo temporal exigido pelo instrumento, o novo firmware da PRU 0 foi inteiramente concebido em linguagem C [8]. Esta decisão arquitetural garantiu a rápida validação lógica da placa de aquisição, mantendo aberta a diretriz de refatorar trechos críticos para Assembly em fases futuras, visando a maximização da eficiência para atingir a meta operacional de até 2048 kSPS.

Para que o código executável fosse compatível com a atual infraestrutura remoteproc (Remote Processor Framework) gerenciada pelo Linux, foi imprescindível a declaração de uma estrutura de dados de sistema denominada `resource_table`. Esta tabela é a interface padronizada que permite ao processador principal ARM Cortex-A8 alocar os recursos de sistema e inicializar o microcontrolador secundário de forma segura e controlada [8]. O mapeamento físico e lógico foi rigorosamente estabelecido por meio de um arquivo de comando do linker (`AM335x_PRU.cmd`), responsável por direcionar as rotinas de execução para a Memória de Instruções local (`PRU_IMEM`) e as variáveis estáticas e tabelas para a Memória de Dados interna da PRU (`PRU_DMEM_0_1`). Essa contenção de código em memórias de acesso ultrarrápido evita atrasos inerentes ao tráfego no barramento global da placa.

No que tange à comunicação direta com o conversor analógico-digital ADS8688 [11], optou-se pela não utilização dos controladores SPI nativos do processador, mitigando os riscos de latências e contenções indesejadas introduzidas pelo sistema operacional. Implementou-se um protocolo SPI de alta velocidade gerado inteiramente por software (bit-banging), explorando as capacidades de Fast I/O do microcontrolador. O registrador volátil de saída `__R30` foi manipulado bit a bit para modular os sinais de Chip Select (CS), Serial Clock (SCLK) e linha de dados (MOSI). Simultaneamente, o registrador `__R31` viabilizou a leitura de tempo real da linha de recepção (MISO) [8].

A precisão metrológica do barramento foi comprovada pela função intrínseca do compilador `__delay_cycles()`. Como as PRUs operam a uma frequência fixa de 200 MHz, cada instrução possui a duração determinística de 5 nanossegundos [8]. A introdução de pausas de exatos 5 ciclos de máquina permitiu gerar uma margem de estabilidade (setup e hold time) de 25 nanossegundos entre as transições de clock e dados. Esta sintonia fina assegurou o respeito absoluto ao diagrama de tempos estabelecido pelo datasheet do ADC, prevenindo a corrupção de pacotes mesmo em regimes de alta frequência [11].

Por fim, a extração de métricas de Qualidade da Energia Elétrica (QEE) e a correta aplicação da Transformada Rápida de Fourier (FFT) para identificação de supraharmônicos pressupõem uma taxa de amostragem perfeitamente espaçada no tempo [6]. Para satisfazer este requisito, o algoritmo de varredura foi equipado com uma trava dinâmica de frequência ancorada no registrador interno de contagem de ciclos (`pru_cycle`). Sabendo-se que esse contador de 32 bits sofre transbordo natural (overflow) aproximadamente a cada 21 segundos de operação contínua, o laço de controle foi protegido matematicamente através da coerção de tipos (casting) para inteiros com sinal (`int32_t`). Esta técnica previne o colapso temporal da lógica de repetição no exato momento da virada do registrador, atestando que a captação de dados permaneça estritamente ininterrupta e equidistante ao longo de extensas campanhas de avaliação da rede.

5.4. Gerenciamento de Memória Compartilhada e Armazenamento Persistente

O elo arquitetural entre o domínio estritamente determinístico de aquisição (controlado pela PRU) e o domínio de processamento assíncrono de alto nível (gerenciado pelo processador ARM Cortex-A8) é estabelecido através da infraestrutura de Memória Compartilhada (Shared RAM). Para viabilizar um fluxo contínuo de dados em altas taxas de

amostragem sem o risco de estrangulamento (bottleneck) do barramento, implementou-se uma topologia de comunicação baseada em um buffer circular (ring buffer).

No nível do microcontrolador secundário, a PRU deposita sequencialmente os pacotes brutos de 16 bits oriundos do ADC em uma matriz alocada na Shared RAM do subsistema PRU-ICSS [8]. A estrutura de dados compartilhada foi projetada para conter não apenas o vetor de amostras, mas também variáveis de sincronização, como o índice de escrita (`write_index`) e os ciclos de período da amostragem (`sample_period_ticks`). Esta topologia bidirecional permite que o sistema operacional Linux controle dinamicamente a frequência de aquisição da PRU em tempo real, sem a necessidade de reinicializar o firmware de baixo nível.

Do lado do sistema operacional, o programa principal, também desenvolvido em linguagem C para maximizar a velocidade de execução, necessita acessar este mesmo bloco físico de memória. Como o Linux impõe proteção de espaço de memória virtual, o acesso direto aos endereços físicos da PRU foi contornado de maneira otimizada através da interface `/dev/mem` associada à chamada de sistema POSIX `mmap()`. Este mapeamento cria uma ponte de memória de cópia zero (zero-copy), permitindo que o processador principal leia o buffer circular exatamente no mesmo instante em que a PRU atualiza o índice de escrita, garantindo a extração dos dados sem introduzir latência ou bloqueios no processo de amostragem.

Imediatamente após a leitura do buffer, o software do processador principal executa um estágio de condicionamento digital antes da persistência dos dados. O código implementa um filtro de acoplamento AC digital, fundamentado em uma malha de realimentação suave (alpha filter), projetado para rastrear e anular dinamicamente o offset de corrente contínua (DC) induzido pelos transformadores analógicos, como a sonda SCT-013 [9]. Após a remoção do nível DC, os valores brutos são multiplicados pela constante de atenuação do divisor resistivo físico da PCB, convertendo o código digital do ADC no valor em Volts real da rede elétrica analisada [6].

Por fim, o ciclo de software é concluído com a gravação permanente dos resultados. Os dados devidamente escalonados, acompanhados de seu respectivo marcador de tempo (índice de amostragem), são formatados e gravados de forma sequencial em arquivos de valores separados por vírgula (.csv). Estes arquivos são armazenados na memória flash eMMC não volátil da BeagleBone Black [7]. Para evitar interferências físicas no conjunto de medição e isolar eletricamente o operador do barramento sob ensaio, toda a extração das campanhas de medição é realizada de forma remota, utilizando o protocolo criptografado SSH (Secure Shell) sobre a interface de rede da placa, disponibilizando as matrizes de dados para a posterior análise espectral e cálculo de FFT em estações de trabalho externas.

6. Resultados Parciais: Ensaios e Validação

Com a consolidação da arquitetura de hardware (PCB de aquisição e adequação de alimentação) e a estabilização do firmware de tempo real (reprogramação da PRU e configuração da Device Tree no Kernel 4.19), o projeto avançou para a etapa de comissionamento e validação empírica. Os ensaios parciais tiveram como objetivo atestar a

integridade do fluxo de dados desde o ponto de conversão analógico-digital até a persistência dos arquivos na memória do microcomputador, preparando o instrumento para a detecção de anomalias espectrais.

6.1. Metodologia de Medição (Rede Simulada e Rede Real)

Para garantir a segurança dos equipamentos e assegurar a rastreabilidade dos erros de calibração, a metodologia de ensaio foi dividida em duas fases progressivas: testes em ambiente controlado (rede simulada) e medições em campo (rede real).

Inicialmente, o sistema de aquisição foi submetido a testes utilizando uma rede elétrica simulada em bancada. Esta abordagem metodológica permitiu a injeção de formas de onda com parâmetros estritamente conhecidos (amplitude, fase e frequência) diretamente no estágio de condicionamento da placa. A utilização de sinais sintetizados foi um passo fundamental para atestar a linearidade do divisor resistivo físico, validar a taxa de conversão do ADC ADS8688 [11] e, sobretudo, confirmar a eficácia do filtro de acoplamento AC digital implementado na malha de código C do processador principal, o qual é responsável por anular dinamicamente qualquer offset de corrente contínua (DC) induzido pelo circuito.

Após a calibração bem-sucedida no ambiente simulado, o instrumento foi submetido ao estresse operacional em uma rede elétrica real. O equipamento foi conectado ao barramento de distribuição local das instalações do instituto, operando sob os parâmetros nominais de 127 Vrms a 60 Hz. A aferição foi realizada através do canal de tensão da placa de aquisição, onde o sinal da rede atravessou o divisor de tensão resistivo e o filtro passivo RC passa-baixa de primeira ordem (dimensionado provisoriamente com uma frequência de corte F_c de 3,5 kHz) antes de ser quantizado.

A disposição física dos equipamentos para os ensaios, evidenciando a interconexão direta entre o microcomputador BeagleBone Black, a PCB de aquisição e as sondas de medição, pode ser observada na **Figura 1**.




Figura 1. Setup experimental de aquisição contendo o microcomputador BeagleBone Black acoplado à placa de condicionamento e conversão analógico-digital (ADC).

O fluxo de extração de dados obedeceu rigorosamente à arquitetura de memória compartilhada desenvolvida na etapa de firmware. As amostras brutas coletadas pelas PRUs foram escalonadas para valores reais de tensão, rotuladas com seus respectivos índices de contagem temporal e consolidadas em arquivos estruturados (formato .csv) na memória interna da BeagleBone Black.

Para viabilizar a análise qualitativa das medições sem onerar o processador embarcado, os arquivos foram extraídos de forma remota via protocolo SSH para uma estação de trabalho externa. A validação definitiva da integridade do sinal amostrado baseou-se no processamento digital off-line, especificamente por meio da aplicação da Transformada Rápida de Fourier (FFT) [6]. A transposição dos dados do domínio do tempo para o domínio da frequência revelou-se a ferramenta metrológica mais precisa para averiguar o comportamento do sistema: a observação do espectrograma permitiu identificar visual e matematicamente o exato momento em que os dados sofriam corrupção ou perda de amostras (frame drops), servindo como o indicador primário para os testes subsequentes de elevação da frequência de amostragem.

6.2. Análise de Desempenho da Frequência de Amostragem

Para a detecção eficaz de componentes supraharmônicas, cujas emissões oriundas do chaveamento de Conversores Eletrônicos de Potência (CEPs) podem se estender até a faixa de 150 kHz [3], o rigor metrológico exige a observância estrita do Teorema da Amostragem de Nyquist-Shannon. Teoricamente, a taxa de amostragem (Sampling Rate) deve ser, no mínimo, o dobro da maior frequência de interesse contida no sinal para evitar o mascaramento por aliasing [6]. Diante disso, o projeto estabeleceu como meta de longo prazo atingir taxas de amostragem da ordem de 1024 kSPS a 2048 kSPS, garantindo ampla margem para o estudo de perturbações de altíssima frequência.

O hardware selecionado sustenta essa premissa teórica: o conversor analógico-digital ADS8688 é projetado para operar com taxas de conversão nominais de até 500 kSPS por canal [11], enquanto o subsistema PRU-ICSS da BeagleBone Black, operando a 200 MHz, dispõe do determinismo necessário para gerenciar essa transferência de dados [8]. Contudo, a validação empírica exigiu uma abordagem incremental para mapear os limites atuais do sistema recém-integrado.

Durante os ensaios de validação, a variável de controle da malha temporal da PRU (ancorada no registrador `pru_cycle`) foi ajustada dinamicamente para estressar o barramento SPI. Os testes de aquisição de tensão foram executados nos patamares discretos de 10 kHz, 50 kHz, 100 kHz, 150 kHz e 200 kHz. Os resultados extraídos demonstraram que o instrumento opera com completa estabilidade temporal e integridade de pacotes até o limite de 102.4 kHz (102.400 amostras por segundo). A **Figura 2** ilustra a forma de onda reconstruída a partir das amostras capturadas nesta frequência, evidenciando a fidelidade da aquisição no domínio do tempo.




Figura 2. Forma de onda de tensão amostrada com taxa de 100 kSPS da rede real, demonstrando estabilidade e integridade da aquisição no domínio do tempo.

Nestas faixas inferiores (10, 50 e 100 kHz), a comunicação inter-processadores fluiu sem bloqueios, e o buffer circular na memória compartilhada operou sem sobreposições indevidas.

Entretanto, ao elevar a taxa de amostragem para 150 kHz e, subsequentemente, para 200 kHz, a análise dos vetores de dados extraídos evidenciou falhas estruturais. Observou-se a corrupção parcial dos pacotes de 16 bits recebidos do ADC e a ocorrência de perdas de amostras (frame drops), comprometendo a equidistância temporal necessária para a validade matemática da medição [6].

O diagnóstico de engenharia concluiu que este limite de 100 kHz é um teto provisório imposto por dois gargalos concomitantes. O primeiro e mais expressivo é a eficiência do software embarcado. A decisão de programar a PRU em linguagem C garantiu agilidade na reestruturação e validação lógica inicial; contudo, a camada de abstração do compilador introduz uma carga computacional adicional (overhead) na geração das instruções de máquina em comparação ao código nativo. Em frequências acima de 100 kHz, o ciclo completo de acionar o barramento SPI por bit-banging, aguardar o tempo de conversão do ADS8688 [11] e gravar na memória da PRU começou a exceder a janela de tempo disponível entre cada amostragem, causando o colapso temporal do laço de controle [8].

O segundo fator restritivo diagnosticado refere-se à topologia física das interconexões. As trilhas da PCB legada e o cabeamento utilizado nas rotinas de teste adicionam capacitâncias e indutâncias parasitas ao barramento SPI. Em altas velocidades de chaveamento, essas impedâncias parasitas degradam as bordas de subida e descida do sinal de clock (SCLK) e corrompem a leitura lógica da linha de dados (MISO), inviabilizando a extração limpa das amostras. Desta forma, a superação da barreira dos 100 kSPS para atingir a meta operacional plena exigirá tanto a refatoração dos trechos críticos do código da PRU para linguagem Assembly, quanto a otimização da integridade de sinal na interface física entre o microcomputador e a placa de condicionamento.

6.3. Avaliação no Domínio da Frequência (FFT) e Identificação de Limites Atuais

A validação definitiva da integridade dos dados amostrados pelo sistema embarcado fundamentou-se na análise espectral das medições. A transposição dos vetores de dados do domínio do tempo para o domínio da frequência, por meio da Transformada Rápida de Fourier (FFT), atua não apenas como o mecanismo central para a identificação de

supraharmônicos [3], mas também como uma rigorosa ferramenta de diagnóstico metrológico para atestar a estabilidade do firmware [6].

Para as taxas de amostragem consolidadas na zona de estabilidade (10 kHz, 50 kHz e 100 kHz), o processamento algorítmico da FFT evidenciou espectrogramas coerentes e com alta relação sinal-ruído. Nestes regimes operacionais, a transformada conseguiu isolar com precisão a componente fundamental da rede elétrica simulada e real (60 Hz), preservando o piso de ruído (noise floor) em níveis esperados para a resolução de 16 bits do ADC ADS8688 [11]. A ausência de artefatos espectrais inexplicáveis confirmou que a PRU foi capaz de sustentar o determinismo do protocolo SPI, respeitando o espaçamento temporal exato entre cada captura. A **Figura 3** apresenta o espectrograma resultante deste regime estável de 100 kSPS, onde é possível constatar visualmente a preservação do piso de ruído e a ausência de anomalias computacionais.




Figura 3. Espectrograma (FFT) do sinal da rede real adquirido a 100 kSPS, evidenciando a integridade da componente fundamental.

Em contrapartida, a aplicação da FFT sobre as matrizes de dados adquiridas nas frequências de 150 kHz e 200 kHz expôs uma degradação severa e imediata na integridade espectral do sinal. A formulação matemática da Transformada Discreta de Fourier assume estritamente, que as amostras no domínio do tempo sejam estritamente equidistantes [6]. Quando o gargalo de eficiência computacional do software em linguagem C e as impedâncias parasitas das conexões físicas provocaram a perda de pacotes e o atraso na captura (jitter e frame drops), essa premissa teórica foi violada.

A análise do espectrograma evidenciou que a ausência de equidistância temporal entre as amostras resultou em uma degradação significativa dos dados. Observou-se um acentuado vazamento espectral (spectral leakage) de banda larga, além do surgimento de componentes harmônicas e inter-harmônicas espúrias de alta magnitude, as quais não possuem correlação com os fenômenos elétricos reais do barramento. Tais artefatos

matemáticos indicam que a falha de temporização inviabiliza a utilização das amostras para o cálculo dos indicadores normativos de Qualidade da Energia Elétrica [5, 6].

Desta forma, a avaliação no domínio da frequência cancelou a identificação do gargalo operacional atual. O limite de 100 kHz (100 kSPS) está atestado como o limiar de segurança metrológica do protótipo na sua configuração de software e hardware presente. Esta validação conclui a fase de testes iniciais e direciona os esforços de engenharia para o próximo ciclo de desenvolvimento, focado em contornar as limitações de tempo real através da reescrita lógica em Assembly e da otimização do projeto físico da placa de circuito impresso.

7. Plano de Atividades para o Próximo Período

Os primeiros seis meses de Iniciação Científica resultaram na modernização bem-sucedida da arquitetura embarcada do medidor. A transição para um Kernel Linux contemporâneo e a implementação de uma comunicação SPI determinística via PRU garantiram uma taxa de amostragem perfeitamente estável de 100 kSPS. Pelo Teorema de Nyquist, este patamar já viabiliza a identificação espectral de supraharmônicos até a faixa de 50 kHz, cumprindo o objetivo de validação inicial do hardware [6].

Contudo, para mapear o espectro completo das emissões geradas por Conversores Eletrônicos de Potência (CEPs), que se estendem até 150 kHz [3], o projeto estabeleceu a meta de elevar a taxa de conversão para o patamar de 1024 a 2048 kSPS. Para alcançar este objetivo metrológico no próximo semestre, o plano de atividades foi estruturado nos seguintes eixos de desenvolvimento:

7.1. Refatoração do Firmware da PRU para Linguagem Assembly

O principal fator limitante que impede o sistema atual de ultrapassar a barreira dos 100 kHz sem corrupção de dados é a carga computacional adicional (overhead) introduzida pela camada de abstração do código em linguagem C. O planejamento prevê a reescrita completa das rotinas críticas da PRU 0 (especificamente o laço de bit-banging do protocolo SPI e a transferência de dados para a memória compartilhada) para a linguagem nativa de montagem (Assembly). O acesso em nível de ciclo de máquina às instruções de Fast I/O eliminará as latências do compilador, maximizando a eficiência de execução e destravando o gargalo lógico que restringe a velocidade da aquisição analógico-digital [8].

7.2. Otimização do Condicionamento Analógico e Remoção de Filtros

No aspecto físico, o atual circuito da PCB de aquisição conta com um filtro capacitivo passa-baixa de primeira ordem (com frequência de corte de 3,5 kHz), herdado do projeto original. Embora útil para testes primários de banda base, este filtro atenua severamente as informações vitais de alta frequência que caracterizam os supraharmônicos. A próxima etapa consistirá na dessoldagem e remoção mecânica deste estágio de filtragem da placa. Caso os testes subsequentes demonstrem vulnerabilidade extrema a ruídos de rádio-frequência (RF) ou aliasing fora da nova banda de Nyquist [6], será projetado e

soldado um novo filtro analógico com frequência de corte recalibrada especificamente para o limite superior da amostragem (acima de 150 kHz). Ademais, o projeto físico das conexões entre o microcomputador e a PCB será aprimorado para mitigar indutâncias parasitas em frequências elevadas.

7.3. Correção Dinâmica da Taxa de Amostragem

Um dos maiores desafios matemáticos na extração precisa da Transformada Rápida de Fourier (FFT) em redes elétricas reais é a flutuação natural da frequência fundamental (em torno de 60 Hz). Se a janela de amostragem não corresponder a ciclos elétricos matematicamente inteiros, ocorre o fenômeno de vazamento espectral (spectral leakage), gerando artefatos que podem ser confundidos com ruídos de chaveamento [6]. Para solucionar este impasse, será implementada no software principal (processador ARM) uma rotina de rastreamento e correção da frequência de amostragem. Através de algoritmos de detecção, o programa estimará a frequência real da rede e retroalimentará a variável de período na memória compartilhada da PRU. Isso garantirá que todas as janelas de medição contenham a quantidade exata de amostras, blindando a análise espectral contra falsos componentes e aproximando o equipamento do rigor metrológico comercial [4, 5].

8. Conclusões Parciais

Os primeiros meses de pesquisa desta Iniciação Científica consolidaram com êxito a infraestrutura de hardware e firmware necessária para a aquisição de sinais de alta frequência. A superação de obstáculos técnicos críticos, notadamente a engenharia reversa da placa de aquisição legada e a resolução do conflito de pinmuxing com a interface HDMI no novo ambiente do Kernel Linux 4.19, demonstrou o amadurecimento e a viabilidade estrutural do projeto [7]. A reescrita completa do código da Unidade de Tempo Real Programável (PRU) em linguagem C e a implementação do barramento SPI por software (bit-banging) garantiram o controle determinístico de baixo nível exigido para operar o ADC ADS8688 [8, 11].

A validação empírica do sistema, realizada por meio de análises rigorosas no domínio do tempo e da frequência (FFT), comprovou a robustez da arquitetura de memória compartilhada desenvolvida. O protótipo atual demonstrou capacidade para operar com uma taxa de amostragem perfeitamente estável de 100 kSPS. Neste regime, garantiu-se a equidistância temporal das amostras, resultando em espectrogramas limpos e isentos de vazamento espectral (spectral leakage) para fenômenos de até 50 kHz [6]. Esse resultado valida a prova de conceito do medidor, atestando a competência do microcomputador BeagleBone Black em atuar como o núcleo de um instrumento avançado para a Qualidade da Energia Elétrica (QEE).

Apesar do sucesso na integração e validação inicial, os testes de estresse revelaram que o sistema em sua configuração provisória apresenta limitações para cobrir toda a faixa de emissão dos supraharmônicos, que pode se estender até 150 kHz devido à comutação de Conversores Eletrônicos de Potência (CEPs) [3]. Os ensaios provaram que a carga computacional adicional (overhead) inerente à abstração da linguagem C e as impedâncias parasitas das conexões físicas impõem um gargalo metrológico acima de 100 kHz,

provocando a perda de amostras (frame drops) e corrompendo a precisão matemática exigida pelas normativas de QEE [4, 5].

Contudo, este limite de 100 kSPS foi diagnosticado com precisão e atua como o referencial de transição para a próxima fase da pesquisa. As restrições identificadas estão devidamente mapeadas e justificam as otimizações planejadas, como a refatoração do firmware crítico para a linguagem Assembly (visando eficiência máxima de execução de máquina) e a adoção de sondas de corrente de alta linearidade em alta frequência [8, 10].

Conclui-se, portanto, que a Iniciação Científica cumpriu integralmente os objetivos parciais estabelecidos para este período. O projeto conclui a etapa de adequação da infraestrutura de hardware, adentrando o próximo semestre com uma base tecnológica sólida, operante e pronta para ser escalada em direção à meta de amostragem na ordem dos megahertz, essencial para o mapeamento definitivo de supraharmônicos em redes inteligentes.

9. Referências Bibliográficas

- [1] LÓPEZ, J. C.; OTA, J. I. Y.; RIDER, M. J.; POMILIO, J. A.; DA SILVA, L. C. P.; BENTO, R. G. "Objetivos e Desafios do Projeto de P&D MERGE: Microgrids for Efficient, Reliable and Greener Energy". In: *Anais do Simpósio Brasileiro de Sistemas Elétricos (SBSE)*, ago. 2020. doi: 10.48011/sbse.v1i1.2313.
- [3] DIAS, M. P.; DAMASCENO, D. P.; PEÑA, J. C. U.; POMILIO, J. A. "High-Frequency Interactions in Bipolar DC Microgrids with Long Connections". In: *2023 Brazilian Power Electronics Conference (COBEP)*, Vitória, 2023.
- [4] BRITISH STANDARDS INSTITUTION. *BS EN 61000-4-7: Electromagnetic compatibility (EMC) Part 4-7: Testing and measurement techniques - General guide on harmonics and interharmonics measurements and instrumentation, for power supply systems and equipment connected thereto*. Londres: BSI, 2002 (Incorporating Corrigenda 2004, 2005, 2011).
- [5] INTERNATIONAL ELECTROTECHNICAL COMMISSION. *IEC 61000-4-30: Electromagnetic compatibility (EMC) Part 4-30: Testing and measurement techniques – Power quality measurement methods*. Genebra: IEC, 2021.
- [6] OPPENHEIM, A. V.; SCHAFER, R. W. *Processamento em Tempo Discreto de Sinais*. 3. ed. São Paulo: Pearson Prentice Hall, 2012.
- [7] COLEY, G. *BeagleBone Black System Reference Manual*. Revision C.1. Texas Instruments, 2014.
- [8] TEXAS INSTRUMENTS. *AM335x PRU-ICSS Reference Guide*. Literature Number: SPRUHF8. Texas Instruments, 2015.
- [9] YHDC. *Split Core Current Transformer SCT013 Specification*. Beijing Yaohua Dechang Electronic Co., Ltd., 2020.
- [10] TUMANSKI, S. *Handbook of Magnetic Measurements*. CRC Press, 2011.
- [11] TEXAS INSTRUMENTS. *ADS868x 16-Bit, 500-kSPS, 4- and 8-Channel, Single-Supply, SAR ADCs with Bipolar Input Ranges*. Datasheet. Texas Instruments, 2015.